微控制器电路PCB设计 - 北京瑞兴广汇电子技术有限公司企业论坛 - 中国自动化企业中心

企业目录

发表人：qinye

发表时间：2019/7/1 17:11:00

本栏论题：

微控制器电路PCB设计 [1178]

    微控制器电路PCB设计的一般原则如下。

    （1）合理分区。微控制器电路PCB通常可分为模拟电路、数字电路和功率驱动三个区。要本着尽量控制噪声源、尽量减小噪声的传播与耦合、尽量减小噪声的吸收这三大原则进行PCB的设计和布线。

    （2）在元器件的布局方面，应该使相互有关的元件尽量放得靠近一些。例如，时钟发生器、晶振、CPU的时钟输入端都易产生噪声，在放置时应把它们靠近些。对于那些易产生噪声的器件、小电流电路、大电流电路开关电路等，应尽量使其远离微控制器的逻辑控制电路和存储电路（ROM、RAM），如果可能的话，可以将这些电路另外分成独立小区进行设计，这样有利于抗干扰，提高电路工作的可靠性。尽量不要使用IC插座，要把IC直接焊在PCB上，以减少IC插座的分布参数影响。

    （3）在微控制器系统中，地线的种类有很多，有系统地、屏蔽地、数字地、模拟地等，地线是否布局合理，将决定电路板的抗干扰能力。在设计地线和接地点时，应该考虑以下问题。

    ① 数字地和模拟地要分开布线，不能合用，要将它们各自的地线分别与相应的电源地线相连。在设计时，模拟地线应尽量加粗，而且尽量加大引出端的接地面积。一般来讲，对于输入、输出的模拟信号，与微控制器电路之间最好通过光耦进行隔离。

    ② 在设计数字电路的PCB时，其地线应构成闭环形式，以提高电路的抗干扰能力。

    ③ 地线应尽量粗。如果地线很细的话，则地线电阻将会较大，会造成接地电位随电流的变化而变化，致使信号电平不稳，导致电路的抗干扰能力下降。在布线空间允许的情况下，要保证主要地线的宽度至少为2～3mm，元件引脚上的接地线应该在1.5mm左右。

    ④ 要注意接地点的选择。当PCB上的信号频率低于1MHz时，由于布线和元件之间的电磁感应影响很小，而接地电路形成的环流对干扰的影响较大，所以要采用一点接地，使其不形成回路。当PCB上的信号频率高于10MHz时，由于布线的电感效应明显，地线阻抗变得很大，此时接地电路形成的环流就不再是主要的问题了，应采用多点接地，尽量降低地线阻抗。

    （4）尽可能采用数字电路电源和模拟电路电源分别供电。布置电源线时，除了要根据电流的大小尽量加粗走线宽度外，在布线时还应使电源线、地线的走线方向与数据线的走线方向一致。在布线工作的最后，要用地线将PCB的底层没有走线的地方铺满。上述这些方法都有助于增强电路的抗干扰能力。

    （5）尽可能在微控制器、ROM、RAM等关键芯片的电源输入端安装去耦电容器。实际上，PCB走线、引脚连线和接线等都可能含有较大的电感效应。大的电感可能会在VCC走线上引起严重的开关噪声尖峰。防止VCC走线上开关噪声尖峰的方法是在VCC与电源地之间安放一个0.1μF的去耦电容器。如果PCB上使用的是表面贴装元件，可以用片状电容器直接紧靠着芯片的VCC引脚安装。最好使用瓷片电容器，这是因为这种电容器具有较低的静电损耗（ESL）和高频阻抗，另外这种电容器在温度和时间上的介质稳定性也很不错。尽量不要使用钽电容器，因为在高频下它的阻抗较高。在安放去耦电容器时需要注意：在PCB的电源输入端跨接100μF左右的电解电容器时，如果体积允许的话，电容量大一些则更好；原则上每个集成电路芯片的旁边都需要放置一个0.01μF的瓷片电容器，如果电路板的空隙太小而放置不下时，可以每10个芯片左右放置一个1～10μF的钽电容器。对于抗干扰能力弱、关断时电流变化大的元件和RAM、ROM等存储元件，应该在电源线（VCC）和地线之间接入去耦电容器。

    （6）在能够满足系统要求的情况下，应尽可能采用低的时钟频率。时钟产生器要尽量靠近用到该时钟的器件。石英晶体振荡器外壳要接地，时钟线要尽量短，且不要引得到处都是。石英振荡器下面、噪声敏感器件下面要加大地的面积而不应该走其他信号线。时钟线要垂直于I/O线，避免与I/O线平行；时钟线要远离I/O线。

    （7）应把时钟振荡电路、特殊高速逻辑电路部分用地线圈起来。

    （8）I/O驱动器件、功率放大器件尽量靠近PCB的边缘，靠近接插件。

    （9）微控制器不用的I/O端口要定义成输出。从高噪声区来的信号要加滤波。继电器线圈处要加放电二极管。可以用串一个电阻的办法来软化I/O线的跳变沿或提供一定的阻尼。

    （10）数据线的宽度应尽可能宽，以减小阻抗。数据线的宽度至少不小于0.3mm（12mil），如果采用0.46～0.5mm（18～20mil）则更为理想。对噪声敏感的线不要与高速线、大电流线平行。

    （11）当PCB尺寸过大或信号线频率过高时，可能会使得走线上的延迟时间大于等于信号上升时间，这时该走线要按传输线处理，要加终端匹配电阻。

    （12）对于ADC和DAC类器件，数字部分与模拟部分要分区设计，走线宁可绕一下也不要交叉。

    （13）4层板比双面板噪声低20dB，6层板比4层板噪声低10dB，产品成本允许时应尽量用多层板。

    （14）由于电路板的过孔存在分布电感和分布电容，这将给高速数字电路引入太多的干扰，所以在布线时应尽可能地注意过孔的设置与过孔的数量

以下是关于《微控制器电路PCB设计》论题的回复（共1篇）

回复人：15256952234

回复时间：2021/3/10 10:59:00

谢谢楼主分享

如果要回复本栏论题，请首先中国工控网www.chinakong.com

·如果你已经是中国工控网成员，请直接登录。

·如果你还不是中国工控网成员，请首先注册，注册为免费！

注册名：
密码：

注册中国工控网www.chinakong.com

忘记密码

关闭该窗口