|
|
|
|
Leon2微处理器IP核原理及应用 |
|
|
|
处理器单元由整数单元IU、浮点单元FPU、协处理器单元CP构成。整数单元的特点有：5级指令流水、分离的数据和指令Cache、支持2~32个寄存器窗口、可选的4个观察口寄存器、可配置乘法器、可选的16×16位MAC（40位累加器）、基2除法器。可支持的浮点处理器有GaislerResearch的GRFPU，Sun Microsystems的Meiko FPU或其他通用浮点处理单元。Leon2提供了一个通用的用户可定义的协处理器，同IU并行运行增强了系统功能。
（2）Cache子系统
可配置的模式有直接映射模式和2~4组相联的多组相联模式；可选的三种替换算法是LRU、LRR和伪随机。
（3）片上外设
片上外设包hg0088.com括：2个中断控制器、2个UART、2个Timer和1个Watchdog、16位的I／O口、存储器控制器（PROM、SRAM、S13RAM）、PCI桥接器、Ethernet接口、高级片上调试支持单元（DSU）和跟踪缓冲器等。中断控制器可以最大处理46个内部和外部中断。2个串行通信口 （UART），支持8位数据帧、1位校验位、1位停止位，支持硬件流控功能。调试支持单元（DSU）能够把处理器设置到调试模式，通过它可以读写处理器的所有寄存器和Cache。DSU还包括一个跟踪缓存，可以保存已执行了的指令和AHB上传输的数据。
2 Leon2的技术特点
Leon2的技术特点主要有：采用SPARCV8结构、采用内部AMBA总线结构、容错设计和VHDL编程风格。
2.1 SPARC V8
SPARC是可扩展处理器体系架构的首字母缩略词，是一个从RISC派生出的CPU指令集结构（ISA）。指令集结构是指：定义了指令、寄存器、指令和数据存储器、指令执行对寄存器和存储器的影响、控制指令执行的算法等内容，但不定义时钟周期、每条指令的执行时钟周期数（CPI）、数据通路等内容。作为一个结构，SPARC允许在具有不同性能价格比的广泛应用中，实现不同系列的芯片和系统，包括科学、工程、编程、实时和商业应用等。SPARC的设计目标是优化编译器和易于硬件流水线实现。
SPARC处理器由整数单元（IU）、浮点和协处理器单元（FPU和CP）构成。它们各自都有自己的寄存器，其中IU有8个全局寄存器、2~3N个寄存器窗口（由用户设定），浮点和协处理器单元的选择依赖于具体应用。
（1）寄存器窗口
它是SPARC的最大技术特点。SPARC处理器包括两种寄存器：一种是通用寄存器，另一种是控制／状态寄存器。IU的通用寄存器叫r寄存器。一个IU的实现可能包括40~520个32位r寄存器。这些寄存器又被分成8个全局寄存器，再加上2~32个与实现有关的16位寄存器组，每一个寄存器组又进一步分为8个输入寄存器和8个输出寄存器。图2是一个8窗口寄存器结构示意图。在任何一个时刻，一条指令只能访问8个全局寄存器和由当前窗口指针（CWP）指定的当前窗口。这个窗口是由8个输入寄存器、8个局部寄存器和8个输入寄存器构成。从图2中可以看出，两个相邻窗口的入和出寄存器是共享的。当前是按窗口号顺序（或前或后）转换的，正好上一次的输出寄存器成为当前窗口的输入寄存器，这样可以减少存储器读写和运行时的现场保护。
推荐阅读：http://sns.xinlinks.com/app/blog/info.aspx?bid=196686 |
|
|
|
 相关技术论文： |
|
|
